PUblicationMAnagement  PumaLogo 
TitoloUn addizionatore parallelo ad alta velocità

Autori Canese M., Gerace G. B.

In Automazione e Strumentazione, vol. 9 pp. 432 - 434, Associazione Nazionale Italiana per l'Automazione, 1961.

Abstract
(Italian)
La velocità di una Calcolatrice Elettronica è strettamente legata alla velocità della memoria di lavoro e degli organi di calcolo. Va studiato inoltre un proporzionamento accurato tra i due organi che riguarda, oltre che la velocità, il grado di parallelismo la loro struttura e l'organizzazione. Nei più veloci o moderni calcolatori sorge quindi la esigenza di realizzare addizionatori binari paralleli ad alta velocità,la velocità di un addizionatore binario dipende essenzialmente dalle modalità con cui si generano e si propagano i riporti da una coppia di bits cl i eguale ordine a quelle successive. Per rendere minimo il tempo di operazione in un addizionatore è necessario rendere minima o eliminare del tutto la propagazione dei riporti. Il problema può essere afIrontato sul piano logico e su quello tecnico.

Soggetti Addizionatore parallelo
B.2 Arithmetic and Logic Structures
B.5.1 Register-Transfer-Level Implementation. Design. Arithmetic and logic units
DownloadIcona documento      1961-B0-004_0.pdf


Icona documento Open access Icona documento Restricted Icona documento No access

CloseWindow